• 当前位置:
  • 首页
  • >
  • PDF资料
  • >
  • LFEC1E-5F900I PDF文件及第61页内容在线浏览

LFEC1E-5F900I

LFEC1E-5F900I首页预览图
型号: LFEC1E-5F900I
PDF文件:
  • LFEC1E-5F900I PDF文件
  • LFEC1E-5F900I PDF在线浏览
功能描述: LatticeECP/EC Family Data Sheet
PDF文件大小: 557.69 Kbytes
PDF页数: 共117页
制造商: LATTICE[Lattice Semiconductor]
制造商LOGO: LATTICE[Lattice Semiconductor] LOGO
制造商网址: http://www.latticesemi.com
捡单宝LFEC1E-5F900I
PDF页面索引
120%
3-25
DC and Switching Characteristics
Lattice Semiconductor LatticeECP/EC Family Data Sheet
JTAG Port Timing Specications
Over Recommended Operating Conditions
Rev F 0.17
Symbol Parameter Min. Max. Units
f
MAX
TCK Clock Frequency - 25 MHz
t
BTCP
TCK [BSCAN] clock pulse width 40 - ns
t
BTCPH
TCK [BSCAN] clock pulse width high 20 - ns
t
BTCPL
TCK [BSCAN] clock pulse width low 20 - ns
t
BTS
TCK [BSCAN] setup time 8 - ns
t
BTH
TCK [BSCAN] hold time 10 - ns
t
BTRF
TCK [BSCAN] rise/fall time 50 - mV/ns
t
BTCO
TAP controller falling edge of clock to valid output - 10 ns
t
BTCODIS
TAP controller falling edge of clock to valid disable - 10 ns
t
BTCOEN
TAP controller falling edge of clock to valid enable - 10 ns
t
BTCRS
BSCAN test capture register setup time 8 - ns
t
BTCRH
BSCAN test capture register hold time 25 - ns
t
BUTCO
BSCAN test update register, falling edge of clock to valid output - 25 ns
t
BTUODIS
BSCAN test update register, falling edge of clock to valid disable - 25 ns
t
BTUPOEN
BSCAN test update register, falling edge of clock to valid enable - 25 ns
购买、咨询产品请填写询价信息:(3分钟左右您将得到回复)
询价型号*数量*批号封装品牌其它要求
删除
删除
删除
删除
删除
增加行数
  •  公司名:
  • *联系人:
  • *邮箱:
  • *电话:
  •  QQ:
  •  微信:

  • 关注官方微信

  • 联系我们
  • 电话:13714778017
  • 周一至周六:9:00-:18:00
  • 在线客服:

天天IC网由深圳市四方好讯科技有限公司独家运营

天天IC网 ( www.ttic.cc ) 版权所有©2014-2023 粤ICP备15059004号

因腾讯功能限制,可能无法唤起QQ临时会话,(点此复制QQ,添加好友),建议您使用TT在线询价。

继续唤起QQ 打开TT询价