IGLOO nano DC and Switching Characteristics
2-16 Revision 17
Figure 2-4 • Input Buffer Timing Model and Delays (example)
t
PY
(R)
PAD
Y
V
trip
GND
t
PY
(F)
V
trip
50%
50%
VIH
VCC
VIL
t
DIN
(R)
DIN
GND
t
DIN
(F)
50%50%
VCC
PAD
Y
t
PY
D
CLK
Q
I/O Interface
DIN
t
DIN
To Array
t
PY
= MAX(t
PY
(R), t
PY
(F))
t
DIN
= MAX(t
DIN
(R), t
DIN
(F))