• 当前位置:
  • 首页
  • >
  • PDF资料
  • >
  • AD9707BCPZRL7 PDF文件及第7页内容在线浏览

AD9707BCPZRL7

AD9707BCPZRL7首页预览图
型号: AD9707BCPZRL7
PDF文件:
  • AD9707BCPZRL7 PDF文件
  • AD9707BCPZRL7 PDF在线浏览
功能描述: Digital-to-Analog Converters
PDF文件大小: 1259.41 Kbytes
PDF页数: 共42页
制造商: AD[Analog Devices]
制造商LOGO: AD[Analog Devices] LOGO
制造商网址: http://www.analog.com
捡单宝AD9707BCPZRL7
PDF页面索引
120%
Data Sheet AD9704/AD9705/AD9706/AD9707
Rev. D | Page 7 of 42
DIGITAL SPECIFICATIONS (3.3 V)
T
MIN
to T
MAX
, AVDD = 3.3 V, DVDD = 3.3 V, CLKVDD = 3.3 V, I
OUTFS
= 2 mA, unless otherwise noted.
Table 3.
AD9707 AD9706 AD9705 AD9704
Parameter Min Typ Max Min Typ Max Min Typ Max Min Typ Max Unit
DIGITAL INPUTS
1
Logic 1 Voltage 2.1 3 2.1 3 2.1 3 2.1 3 V
Logic 0 Voltage 0 0.9 0 0.9 0 0.9 0 0.9 V
Logic 1 Current −10 +10 10 +10 10 +10 −10 +10 µA
Logic 0 Current 10 10 10 10 µA
Input Capacitance 5 5 5 5 pF
Input Setup Time, t
S
, +25°C 1.4 1.4 1.4 1.4 ns
Input Hold Time, t
H
, +25°C 0.3 0.3 0.3 0.3 ns
Input Setup Time, t
S
, −40°C to +85°C 1.6 1.6 1.6 1.6 ns
Input Hold Time, t
H
, −40°C to +85°C
0.6
0.6
0.6
0.6
ns
Latch Pulse Width, t
LPW
2.8 2.8 2.8 2.8 ns
CLK INPUTS
2
Input Voltage Range 0 3 0 3 0 3 0 3 V
Common-Mode Voltage 0.75 1.5 2.25 0.75 1.5 2.25 0.75 1.5 2.25 0.75 1.5 2.25 V
Differential Voltage 0.5 1.5 0.5 1.5 0.5 1.5 0.5 1.5 V
1
Includes CLK+ pin in single-ended clock input mode.
2
Applicable to CLK+ input and CLK− input when configured for differential clock input mode.
购买、咨询产品请填写询价信息:(3分钟左右您将得到回复)
询价型号*数量*批号封装品牌其它要求
删除
删除
删除
删除
删除
增加行数
  •  公司名:
  • *联系人:
  • *邮箱:
  • *电话:
  •  QQ:
  •  微信:

  • 关注官方微信

  • 联系我们
  • 电话:13714778017
  • 周一至周六:9:00-:18:00
  • 在线客服:

天天IC网由深圳市四方好讯科技有限公司独家运营

天天IC网 ( www.ttic.cc ) 版权所有©2014-2023 粤ICP备15059004号

因腾讯功能限制,可能无法唤起QQ临时会话,(点此复制QQ,添加好友),建议您使用TT在线询价。

继续唤起QQ 打开TT询价