66AK2L06
SPRS930 –APRIL 2015
www.ti.com
Table 8-2. Data Space Interconnect - Section 2 (continued)
SLAVES
MASTERS MSMC_SES MSMC_SMS OSR
PCIe_0_1
QM SPI(0-2)
Reserved
Reserved
Reserved
PCIe_0_1 SES_2 SMS_2 Y - Y 11
QM_Master1 SES_0 SMS_0 Y - Y -
QM_Master2 SES_1 SMS_1 Y - Y -
QM_SEC SES_2 SMS_2 Y - - -
Reserved
Reserved
Reserved
USB SES_0 SMS_0 Y - Y -
Table 8-3. Data Space Interconnect - Section 3
SLAVES
TeraNet_3_A MASTERS
BR_5 (to TeraNet_3_C)
BR_6 (to TeraNet_3_C)
BR_7 (to TeraNet_3_C)
BR_8 (to TeraNet_3_C)
BR_9 (to TeraNet_3_C)
BR_10 (to TeraNet_3_C)
EDMA1_TC0_RD Y - - - - -
EDMA1_TC0_WR Y - - - - -
EDMA1_TC1_RD - Y - - - -
EDMA1_TC1_WR - Y - - - -
EDMA1_TC2_RD - - Y - - -
EDMA1_TC2_WR - - Y - - -
EDMA1_TC3_RD - - - Y - -
EDMA1_TC3_WR - - - Y - -
EDMA2_TC0_RD - - - - Y -
EDMA2_TC0_WR - - - - Y -
EDMA2_TC1_RD - - - - - Y
EDMA2_TC1_WR - - - - - Y
EDMA2_TC2_RD Y - - - - -
EDMA2_TC2_WR Y - - - - -
EDMA2_TC3_RD - Y - - - -
EDMA2_TC3_WR - Y - - - -
Debug_SS - - - - Y -
Reserved
Reserved
Reserved
PCIE_0 - - - - - Y
NETCP - - - - Y -
BR_50 Y - - - - -
IQN_CDMA - - - - Y -
USB_MST - - Y - - -
144 System Interconnect Copyright © 2015, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: 66AK2L06