66AK2E05, 66AK2E02
www.ti.com
SPRS865D –NOVEMBER 2012–REVISED MARCH 2015
Table 8-4. Configuration Space Interconnect - Section 3 (continued)
SLAVES
MASTERS
QM_CFG2
SR_CFG(0-1)
TBR_SYS_ARM
TETB0_CFG
TETB1_CFG
TETB2_CFG
TETB3_CFG
TETB4_CFG
TETB5_CFG
TETB6_CFG
TETB7_CFG
TIMER(0-19)_CFG
UART(0-1)_CFG
USB0_MMR_CFG
USB0_PHY_CFG
USB1_MMR_CFG
USB1_PHY_CFG
USIM_CFG
DBG_DAP Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
TSIP_DMA Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
EDMA0_CC_TR - - - - - - - - - - - - - - - - - -
EDMA0_TC0_RD - - - - - - - 12 12 - - - - - - - - -
EDMA0_TC0_WR - - - - - - - - - - - - - - - - - -
EDMA0_TC1_RD - - - - - - - 12 12 - - - - - - - - -
EDMA0_TC1_WR - - - - - - - - - - - - - - - - - -
EDMA1_CC_TR - - - - - - - - - - - - - - - - - -
EDMA1_TC0_RD 12 12 12 - - - - 12 12 - - 12 12 12 12 12 12 12
EDMA1_TC0_WR 12 12 12 - - - - - - - - 12 12 12 12 12 12 12
EDMA1_TC1_RD - - - 13 13 - - - - 13 - - - - - - - -
EDMA1_TC1_WR - - - - - - - - - - - - - - - - - -
EDMA1_TC2_RD - - - - - 14 14 - - - 14 - - - - - - -
EDMA1_TC2_WR - - - - - - - - - - - - - - - - - -
EDMA1_TC3_RD 12 12 12 - - - - 12 12 - - 12 12 12 12 12 12 12
EDMA1_TC3_WR 12 12 12 - - - - - - - - 12 12 12 12 12 12 12
EDMA2_CC_TR - - - - - - - - - - - - - - - - - -
EDMA2_TC0_RD 12 12 12 - - - - Y Y - - 12 12 12 12 12 12 12
EDMA2_TC0_WR 12 12 12 - - - - - - - - 12 12 12 12 12 12 12
EDMA2_TC1_RD - - - 13 13 - - - - 13 - - - - - - - -
EDMA2_TC1_WR - - - - - - - - - - - - - - - - - -
EDMA2_TC2_RD 12 12 12 - - - - 12 12 - - 12 12 12 12 12 12 12
EDMA2_TC2_WR 12 12 12 - - - - - - - - 12 12 12 12 12 12 12
EDMA2_TC3_RD - - - - - 14 14 - - - 14 - - - - - - -
EDMA2_TC3_WR - - - - - - - - - - - - - - - - - -
EDMA3_CC_TR - - - - - - - - - - - - - - - - - -
EDMA3_TC0_RD 13 13 13 13 13 13 13 13 13 13 13 13 13 13 13 13 13 13
EDMA3_TC0_WR 13 13 13 - - - - - - - - 13 13 13 13 13 13 13
EDMA3_TC1_RD - - - 14 14 14 14 14 14 14 14 - - - - - - -
EDMA3_TC1_WR - - - - - - - - - - - - - - - - - -
EDMA4_CC_TR - - - - - - - - - - - - - - - - - -
EDMA4_TC0_RD - - 12 - - - - 12 12 - - - - - - - - -
EDMA4_TC0_WR - - 12 - - - - - - - - - - - - - - -
EDMA4_TC1_RD - - 12 - - - - 12 12 - - - - - - - - -
EDMA4_TC1_WR - - 12 - - - - - - - - - - - - - - -
HyperLink0_Master 12 12 12 - - - - - - - - 12 12 12 12 12 12 12
MSMC_SYS Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
NETCP - - - - - - - - - - - - - - - - - -
PCIE0 12 12 12 12 12 12 12 12 12 12 12 12 12 12 12 12 12 12
PCIE1 12 12 12 12 12 12 12 12 12 12 12 12 12 12 12 12 12 12
QM_Master1 - - - - - - - - - - - - - - - - - -
QM_Master2 - - - - - - - - - - - - - - - - - -
Copyright © 2012–2015, Texas Instruments Incorporated System Interconnect 153
Submit Documentation Feedback
Product Folder Links: 66AK2E05 66AK2E02